Lead
Pesquisadores da China registraram progressos iniciais para empurrar nós de processamento de semicondutores abaixo da marca de 3 nm utilizando litografia mais antiga — sem depender das máquinas EUV (Extreme Ultraviolet Lithography) da holandesa ASML, que seguem travadas pelas sanções dos Estados Unidos.
A movimentação reacende a corrida por autonomia em semicondutores e mostra que Pequim está testando rotas alternativas de fabricação, mesmo com ferramentas menos sofisticadas à disposição.
Contexto
A barreira central é geopolítica, não puramente técnica. Sob as regras atuais de controle de exportação dos EUA, a ASML está proibida de vender seus equipamentos EUV de última geração para a China. Essas máquinas usam luz ultravioleta extrema — um comprimento de onda curtíssimo — para gravar circuitos minúsculos no silício, e são consideradas o padrão ouro para processos abaixo de 7 nm.
Sem acesso ao EUV, a estratégia chinesa tem sido dupla: investir pesado em alternativas como litografia ultravioleta profunda (DUV, Deep Ultraviolet) com técnicas de multi-patterning — em que o mesmo processo é repetido várias vezes para gravar detalhes cada vez mais finos — e, ao mesmo tempo, acelerar P&D doméstico em máquinas EUV próprias, embora o caminho siga longo.
A nova pesquisa, segundo o South China Morning Post, sinaliza progresso nessa primeira frente: usar o que já existe, mas com mais engenhosidade.
Por que importa
Chegar a um nó abaixo de 3 nm é, na prática, conseguir encaixar mais transistores na mesma área de silício. Mais transistores significam chips mais rápidos, mais eficientes em consumo de energia e capazes de rodar modelos de IA maiores diretamente no dispositivo ou em data centers.
Hoje, o nó de 3 nm é explorado comercialmente por pesos pesados como TSMC e Samsung, com a TSMC fabricando os processadores da linha Apple M e os chips mais avançados da NVIDIA voltados a data centers de IA. A barreira de entrada é altíssima justamente porque exige EUV.
Se a rota chinesa vingar, ainda que parcialmente, dois movimentos ficam no radar:
- Pressão competitiva sobre o duopólio TSMC/Samsung em processos avançados.
- Aceleração da autossuficiência tecnológica chinesa em hardware crítico, com reflexos diretos em custos, capacidade de IA e soberania digital.
Caveats
O anúncio descreve "progressos iniciais" (early strides), o que na indústria significa resultados de laboratório ou protótipos, não produção em massa. Litografia sem EUV abaixo de 3 nm tende a implicar emYield menor — a porcentagem de chips utilizáveis por wafer sai menor —, custo mais alto e processos mais longos.
Também é cedo para afirmar que a China encontrou um atalho definitivo. A comunidade de semicondutores costuma lembrar que escalar um nó em pesquisa é uma coisa; fabricar milhões de wafers com boa taxa de aproveitamento é outra, completamente diferente. Vale acompanhar publicações técnicas revisadas por pares e anúncios oficiais nos próximos meses antes de cravar qualquer virada.
O tabuleiro geopolítico
As restrições dos EUA não são recentes, mas vêm se adensando. Washington argumenta que o acesso chinês a ferramentas avançadas de chip acelera capacidades militares e de vigilância. Pequim responde que as sanções são uma tentativa de contenção econômica e tecnológica.
No meio dessa disputa, o ecossistema global de semicondutores vive um redesenho: fabricantes coreanos, japoneses e taiwaneses passaram a operar com cautela redobrada, enquanto governos europeus debatem como proteger sua própria base industrial — inclusive a própria ASML, peça-chave que não tem substituto imediato no mercado.
O que observar a partir daqui
- Publicações científicas: papers revisados por pares mostrando taxas de defeito e complexidade dos processos.
- Capex: novos investimentos chineses em equipamentos DUV avançados e em P&D de EUV doméstico.
- Yield reports: dados reais de aproveitamento em wafer, quando (e se) chegarem ao domínio público.
